PLOC

Für die Ansteuerung der Nutzlasten sowie für die Verwaltung der Nutzlastdaten verwendet der Flying Laptop einen dedizierten Nutzlastcomputer, den PayLoad On-board Computer – PLOC.

Das Herzstück dieses Computers ist ein Virtex-II-Pro FPGA von Xilinx. Dieser befindet sich auf einer eigens, vom Frauenhofer Institut für Rechnerarchitektur und Softwaretechnik, entwickelten Platine, der Central Processing Node (CPN). Die Verwendung des FPGAs führt zu einer hohen Parallelisierung, welche bei einer zeitgleichen Ansteuerung verschiedener Nutzlasten, sowie der Verarbeitung zeitgleich eintreffenden Nutzlastdaten, notwendig ist.

Der CPN besitzt zur eigenen Verwaltung einen weiteren kleineren FPGA, den Spartan 2. Dieser ist für die Platine an sich zuständig und liefert damit nicht nur grundliegende Daten der Platine sondern ist ebenfalls für die Konfiguration des Virtex-II-Pro verantwortlich. Für diese Aufgabe benutzt er 3 Flash Chips um Konfigurationen des Haupt FPGAs zu speichern. Die Verwendung des zweiten FPGAs ermöglicht es den Virtex-II-Pro auch nach dem Launch mit einer neuen Konfiguration zu versehen.

Zusätzlich zu den FPGAs verfügt der CPN auch über Elemente zur Zwischenspeicherung von Nutzlastdaten. Hierfür stehen 3 DDR SDRAM Bausteine mit jeweils 128MB zur Verfügung sowie 4 SSRAM Chips mit jeweils 4,5MB.

Neben diesen Hauptmerkmalen verfügt der CPN noch über weitere Elemente wie u.a. einem Comperator zur Stomüberwachung, EEPROM und einem NAND Flash.

Thumbnail image

Der Zuständigkeitsbereich des CPN umfasst nicht nur die Nutzlasten sondern auch eine dedizierte Mass Memory Unit – MMU zur Speicherung von Nutzlastdaten. Über diese MMU hat er zugriff auf 2GB Flash Speicher. Die MMU wurde komplett am Institut entwickelt, gebaut, getestet und programmiert. Auch ihr Kern besteht aus einem FPGA, wobei die MMU einen ProASIC3L FPGA der Firma Actel verwendet.

 

Die Kombination aus CPN und MMU ergibt hierbei immer eine abgeschlossene Einheit zur Nutzlastansteuerung. Im PLOC sind aus Redundanzgründen zwei dieser Einheiten verbaut.

Abgeschlossen wird die Elektronik des PLOCs mit einem eigens entwickelten Power Board. Ebenso wie die MMU wurde dieses im Haus entwickelt, gebaut und getestet. Nicht nur soll dieses die Busspannung auf ein nidrigeres Niveau transformieren, sondern auch den Einschaltvorgang steuern und in Problemfällen einen Notabschaltung durchführen.

catia_ploc_closed